Copy of s09

Ders Notlarının Creative Commons lisansı Feza BUZLUCA’ya aittir.
Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Sayısal Devreler (Lojik Devreleri)
Sayısal Devreler (Lojik Devreleri)
Bir Tümleme kapısının transistör ve dirençle gerçeklenmesi
SAYISAL ELEMANLARIN İÇ YAPILARI
Sayısal tümdevrelerin gerçeklenmesinde çeşitli tipte transistörler kullanılır.
İlk olarak bipolar tipteki transistörler tanıtılacaktır.
IN
5.0V VCC
3.6V
R2
Bipolar Transistör:
Sayısal tümdevrelerde transistörler bir anahtar elemanı olarak kullanılırlar.
VOUT
R1
Bu nedenle transistörler ya iletimde (anahtar akım iletiyor) (ON) ya da kesimde
(anahtar akım iletmiyor) (OFF) bulunurlar.
Bipolar transistörün iletimde olduğu duruma transistör doymada (saturated)
denir.
Transistör kesimde (OFF) Transistör doymada (ON)
Bipolar Transistör:
VBE < 0.6V
VBE ≥ 0.6V
C Kollektör
B
B
Ib
+
Ie =Ib +Ic
VBE<0.6V
−
Emetör
a)
LOW
0.8V
VCC = +5 V
VCC =+5 V
VIN
HIGH
2.0V
b)
IO
Rc
R
Ie=0
VBE =0.6V
E
−
Ie =Ib +Ic
VIN
VIN
VOUT =VCC - RC*IO
VOUT=LOW
VIN=HIGH
Anahtar kapalı
(ON)
VOUT=HIGH
VIN=LOW
Anahtar açık
(OFF)
E
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
VOUT
VOUT
RCE(sa t)
VCE(SAT)
=0.2V
+ Ib>0
Ib=0
E
0.2V VCE(sat)
Devrenin eşdeğeri:
Ic>0
Ic=0
B
Q1
VIN
C
C
Ic
Baz
VOUT
VCC = 5V
OUT
9.1
Sayısal Devreler (Lojik Devreleri)
IO
R
CEsat
<50 Ω
VCEsat
≈0.2V
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.2
Sayısal Devreler (Lojik Devreleri)
TTL Çıkış Katının Çalışması
TTL (Transistör- Transistör) Lojiği Ailesi
Bipolar transistörler ve dirençler kullanılır.
Günümüzde sayısal devreler büyük ölçüde TTL yerine CMOS teknolojisi ile
gerçeklenmektedir.
VCC=+5 V
Laboratuvarlarda hala TTL elemanlarla karşılaşmanız mümkün olduğundan bu ailenin
elemanlarının da temel özellikleri ele alınacaktır.
R
VCC=+5 V
Örnek: İki girişli TVE bağlacı
R2
Çıkışın lojik 1 (HIGH) olması için Q3 iletimde, Q4
kesimde olur.
Bu durumda bağlacın çıkışından dışarıya doğru IOH akımı
VO (Çıkış) akar.
R4
VOH = VCC – (VCE(Q3) + IOH* (R+RQ3))
Q4
Q3
A
Q2
Girişler
Q1
B
VOL = VCE(Q4) + IOL* RQ4
IOH
Q3
R1
Çıkışın lojik 0 (LOW) olması için Q4 iletimde, Q3
kesimde olur.
Bu durumda bağlacın çıkışından içeriye doğru IOL akımı
akar.
IOL
Z Çıkış
Hem Q3 hem de Q4 kesimde olursa çıkış yüksek
empedans (high Z) konumunda (3. konum) olur.
Bu durumda bağlacın çıkışından akım akmaz ve bağlaç
bağlandığı hattan yalıtılmış olur.
Q4
R3
TTL elemanlar için VOL(MAX) = 0.4V
VOH(MIN) = 2.4V
TTL ailesinde değişik tipte elemanlar vardır (LS,ALS,L, F gibi). Bunların her biri
için akım değerleri farklıdır. Bu değerler kataloglardan öğrenilebilir.
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.3
Sayısal Devreler (Lojik Devreleri)
TTL Çıkış Yelpazesi (Fan Out)
Bir lojik bağlacın çıkışı diğer lojik bağlaçların girişlerine bağlanmaktadır.
Akım olaylarından dolayı bir elemanın çıkışına bağlanabilecek eleman sayısı (çıkış
yelpazesi) sınırlıdır.
TTL elemanların girişleri transistörlerin emetörlerinden oluşmaktadır.
Soyut lojik elemanlar (VE, VEYA vs.) ikili sayıları (0 ve 1) işlerler.
Ancak gerçek lojik devreler elektriksel işaretleri, örneğin gerilim düzeyi, ile
çalışırlar.
Her lojik ailenin lojik 0 ve lojik 1 olarak kabul ettikleri gerilim düzeyi aralıkları
vardır. Bu aralıklar birbirleri ile örtüşmezler.
TTL devreler 5 voltluk gerilim kaynağı ile beslenirler (Vcc=5V).
Çıkış LOW olduğunda:
VIHmin: Bir elemanın girişinde HIGH olarak kabul
edebileceği en düşük gerilim değeri.
LOW
http://akademi.itu.edu.tr/buzluca
IIL
VCC=+5 V
R1
IIL
R1
IOL < ΣIIL
VOL
VILmax: Bir elemanın girişinde LOW olarak kabul
edebileceği en yüksek gerilim değeri.
VILmax
VOLmax: LOW konumundaki bir elemanın çıkışında
oluşan en yüksek gerilim değeri.
Q4
IOL
VOLmax
GND
Girişi LOW olan elemanların girişinden dışarıya
doğru IIL akımı akar.
Bu akımların toplamı diğer
elemanın çıkışı tarafından
yutulmaktadır.
IIL
Q3
VOHmin
VIHmin
ABNORMAL
VCC=+5 V
R1
R
VOHmin: HIGH konumundaki bir elemanın çıkışında
oluşan en küçük gerilim değeri.
HIGH
0.4V
0.0V
VCC=+5 V
VCC=+5 V
Standart bir TTL elemanın lojik gerilim düzeyleri:
5.0V
VCC
0.8V
9.4
Sayısal Devreler (Lojik Devreleri)
TTL Ailesi Lojik Gerilim Düzeyleri
2.4V
2.0V
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
IOL akımı çok artarsa VOL = VCE(Q4) + IOL* RQ4 bağıntısından
da anlaşıldığı gibi VOL de artar ve lojik ‘0’ olarak kabul
edilen gerilim değeri aşılır.
VOL < VILmax koşulu sağlanmalıdır.
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.5
http://akademi.itu.edu.tr/buzluca
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.6
Sayısal Devreler (Lojik Devreleri)
Sayısal Devreler (Lojik Devreleri)
CMOS (Complementary MOS) Lojiği Ailesi
Çıkış HIGH olduğunda:
VCC=+5 V
VCC=+5 V
VCC=+5 V
R
R1
R1
IOH
IIH
IIH
Girişi HIGH olan
elemanların girişinden
içeriye doğru IIH akımı
akar.
Bu akımların toplamı
diğer elemanın
çıkışından çekilecektir.
IOH < ΣIIH
VCC=+5 V
R1
IIH
Q3
MOS FET (Metal-Oxide Semiconductor Field-Effect Transistör) kullanılır.
Lojik bağlaçlarda kullanılan MOS transistörler birer ayarlı direnç gibi düşünülebilir.
Drain
Gate-Source (VGS)arasına uygulanan gerilime göre Drain
Source (RDS)arasındaki direnç değişir.
Transistör tıkamadayken RDS ≥ 1MΩ
Transistör iletimdeyken RDS ≤ 10Ω
Gate
Source
VOH
Q4
İki tip MOS transistör vardır.
IOH akımı çok artarsa VOH = VCC – (VCE(Q3) + IOH* (R+RQ3))
bağıntısından da anlaşıldığı gibi VOH azalır ve lojik ‘1’ olarak kabul
edilen gerilim değerinin altına düşer.
VOH > VIHmin koşulu sağlanmalıdır.
dra in
gate
+
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
V
GS
9.7
Sayısal Devreler (Lojik Devreleri)
gate
-
dra in
VGS azaldıkça RDS direnci azalır.
Normalde: VGS ≤ 0V
9.8
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
Sayısal Devreler (Lojik Devreleri)
CMOS Tümleme Bağlacı
VDD = +5.0 V
CMOS Tümleme Bağlacının Anahtar Modeli
VD D = +5.0 V
IN
OUT
Q2
(p-cha nne l)
Q2
0 = 1 Durumu:
(p-channel )
VOUT
Q1
V IN
source
+
sou rce
VGS arttıkça RDS direnci azalır.
Normalde: VGS ≥ 0V
TTL elemanlara ait VOH, VOL, VIH, VIL, IOH, IOL, IIH, IIL gibi değerler bu elemanların
kataloglarında yer almaktadır.
−
VGS
Bir elemanın çıkış yelpazesi, LOW ve HIGH konumları için hesaplanan değerlerden küçük olana eşittir.
http://akademi.itu.edu.tr/buzluca
b) p kanallı MOS: PMOS.
a) n kanallı MOS: NMOS.
(n-channel )
VDD = +5.0 V
V IN
Q1
Q2
VOUT
0.0 (L)
5.0 (H)
o ff
on
on
off
5.0 (H)
0.0 (L)
Q1
VIN
(n-cha nne l)
VIN Low ise
İletimde (ON)
VOUT
VIN High ise
İletimde (ON)
1 = 0 Durumu:
VD D = +5.0 V
IOH
V IN = L
VOUT = H
V IN = H
VOUT = L
IOL
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.9
Sayısal Devreler (Lojik Devreleri)
CMOS TVE (NAND) Bağlacı Anahtar Modeli
A
VDD
VDD
Z
B
Q1
B
Q3
A B
Q1 Q2 Q3 Q4
Z
L
L
H
H
off
off
on
on
H
H
H
L
L
H
L
H
on
on
off
off
off
on
off
on
on
off
on
off
VDD
Z =H
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.11
Z =H
Z =L
A =L
A=H
A=H
B =L
B =L
B=H
0 TVE 0 = 1
http://akademi.itu.edu.tr/buzluca
VDD
Q4
Z
A
9.10
Sayısal Devreler (Lojik Devreleri)
CMOS TVE (NAND) Bağlacı
Q2
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
http://akademi.itu.edu.tr/buzluca
0 TVE 1 = 1
1 TVE 1 = 0
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.12
Sayısal Devreler (Lojik Devreleri)
Sayısal Devreler (Lojik Devreleri)
CMOS TVEYA (NOR) Bağlacı
VDD
A
Üç konumlu CMOS Sürücü (Three-state Buffer)
A
B
Hatırlatma; yüksek empedans (Hi-Z) konumunda (üçüncü konum da denir) olan çıkış
devreden yalıtılmış (bağlı değilmiş gibi) olur.
Z
VD D = +5.0 V
EN
Q2
EN
B
Q4
A B
Q1 Q2 Q3 Q4
Z
Q1
L
L
H
H
off
off
on
on
H
L
L
L
Z
Q3
L
H
L
H
on
on
off
off
off
on
off
on
on
off
on
off
OUT
A
IF EN=HIGH THEN OUT=A
IF EN=LOW THEN OUT= Hi-Z
Q1
EN
L
L
H
H
Diyagramı basitleştirmek için NAND, NOR ve
NOT işlemleri transistörler yerine soyut kapılar
şeklinde gösterilmiştir.
Gerçekte bu elemanlar 10 adet transistör ile
gerçeklenirler.
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.13
Sayısal Devreler (Lojik Devreleri)
Lojik gerilim düzeyleri gerilim kaynağının voltajına bağlı olarak değişir.
VCC
0.7VCC
If X=1 sürücü #1 etkindir. A yola çıkar.
0.3VCC
LOW
B
GND
S0
Y
S1
VIH
3.5V
VIH
VIL
1.5V
VIL
VOL
0.5V
0.0V
VOL
GND
Ortak yol
Örnek:
X
VCC
VOH
EN
1
EN
2
EN
3
EN
4
2:4
Kod çözücü
A
http://akademi.itu.edu.tr/buzluca
B
C
Y
0
0
1
1
X
0
1
0
1
5-V CMOS ailesi:
ABNORMAL
If X=0 sürücü #2 etkindir. B yola çıkar.
2
5.0V
4.44V
VOH
HIGH
EN
0
1
2
3
9.14
CMOS Lojik Gerilim Düzeyleri
Ortak yol
A
Q2 OUT
off Hi-Z
off Hi-Z
on L
on H
CMOS devreler 5 volttan daha düşük gerilim kaynakları ile de beslenebilirler.
Örnek:
1
Q1
off
off
on
off
Sayısal Devreler (Lojik Devreleri)
Üç konumlu kapıların çıkışları bir ortak yol oluşturacak şekilde birbirlerine
bağlanabilirler.
Belli bir anda sadece bir birim etkinleşip yolu sürebilir.
EN
A
L
H
L
H
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
Üç Konumlu Ortak Yol (Three-state Common Bus)
X
OUT
A
Q2
Yol
A
B
C
D
D
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.15
2.5-V
CMOS ailesi:
2.5V
2.0V
1.7V
VCC
VOH
VIH
0.7V
0.4V
0.0V
VIL
VOL
http://akademi.itu.edu.tr/buzluca
GND
1.5-V
CMOS ailesi:
1.5V
1.15V
0.975V
VCC
VOH
VIH
0.525V
0.35V
VIL
VOL
0.0V
GND
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.16