DENEY 5

TOBB Ekonomi ve Teknoloji Üniversitesi
BİL 264L/ELE 263L
Deney 5
DENEY 5
1 – Bus Alıştırması
Bu alıştırmada tasarlanması istenen modül 1 bitlik saat girişine, 2 bitlik kontrol sinyali girişine ve 8 bitlik veri giriş
ve çıkışına sahiptir. Veri girişinden gelen değerler, saatin her yükselen kenarında hafızaya alınır ve saatin bir
sonraki yükselen kenarına kadar saklanır. Ayrıca saatin her yükselen kenarında kontrol sinyaline bakarak yeni
gelen veri ve hafızada tutulan sayı üzerinde bir işlem yapılır. Bu işlemler şu şekildedir:




Kontrol sinyali 00 ise hafızadaki sayı ile yeni gelen sayı toplanıp çıkışa verilir (elde kontrolü yapılmıyor).
Kontrol sinyali 01 ise hafızadaki sayının alt 4 biti ile üst 4 biti yer değiştirilip çıkışa verilir.
Kontrol sinyali 10 ise değili alınmış eski sayı ile yeni gelen sayının XOR işleminin sonucu çıkışa verilir.
Kontrol sinyali 11 ise hafızadaki sayı çıkışa verilip hafıza sıfırlanır, yeni gelen sayı hafızaya yazılmaz.
Modülünüzün doğruluğunu uygun bir testbench yazarak kontrol ediniz.
2 – Kaydıran Yazmaç (Shift Register)
Bu alıştırmada parametrik bir kaydıran yazmaç tasarlamanız isteniyor. Modülde kullanılacak parametreler
şunlardır: DATA_WIDTH (yazılacak ve okunacak olan verinin genişliği, varsayılan değeri 8) ve REG_SIZE
(kaydırmalı yazmacın büyüklüğü, varsayılan değeri 512). Modülün tek bitlik “shift” giriş portu ve genişlikleri
parametrik olarak değişen giriş/çıkış portları olmalıdır. “shift” sinyalinin her yükselen kenarında DATA_WIDTH
sayısında veri kaydırılmalıdır.
Kaydıran yazmacınızı testbench yazarak kontrol ediniz.