9. EùøKALTI BÖLGESøNDE ÇALIùAN ANALOG YAPI BLOKLARI

9. EùøKALTI BÖLGESøNDE ÇALIùAN ANALOG YAPI
BLOKLARI
Son yıllarda, eúikaltında çalıúan MOS tranzistorların kullanıldı÷ı analog
devre yapıları gittikçe önem kazanmaktadır. Bunun baúlıca nedeni, hasta üzerine
yerleútirilebilecek kadar küçük boyutlu biomedikal cihazlar gibi düzenlerde
kullanılabilecek, pille beslenen ve düúük güç harcayan elektronik devrelere
duyulan gereksinmedir.
Bir MOS tranzistoru eúikaltında çalıútırmanın sa÷layaca÷ı çok sayıda
yararlı yanları bulunmaktadır:
a- Eúikaltında çalıútırılan MOS tranzistorlarla kurulan devreler için güç tüketimi 1012
ile 10-6 W mertebesinde çok küçük de÷erler gösterir.
b- Tranzistorun savak akımı birkaç kT/q de÷erinde doyar, bu da tranzistorun
referans geriliminden besleme gerilimine kadar olan aralıkta bir akım kayna÷ı gibi
davranmasını sa÷lamaktadır.
9.1 Eúikaltı MOS modeli ba÷ıntıları
Bir MOS tranzistorda, VGS geçit-kaynak geriliminin VT eúik geriliminden
büyük olması halinde, tranzistorun akım-gerilim iliúkisi doyma bölgesinde (VDS
tVGS - VT , VGS >VT)
ID
E
2
(VGS VT ) 2
karesel ba÷ıntısı ile verilir. Genellikle, VGS<VT için ID savak akımı ihmal edilir.
Gerçekte, VGS<VT için yüzeye yakın bölgelerde bir elektron yo÷unlu÷u
bulundu÷undan, savak akımı sıfır de÷ildir. Bu bölgeye eúikaltı yahut zayıf evirtim
bölgesi, bu bölgedeki akıma da eúikaltı akımı adı verilir. Di÷er bir deyiúle, geçit
kaynak geriliminin eúik geriliminin üzerinde oldu÷u bölge kuvvetli evirtim bölgesi,
bu gerilimin eúik geriliminin altında kaldı÷ı bölge de zayıf evirtim yahut eúikaltı
bölgesi olarak isimlendirilmektedir. Kuvvetli evirtimde akan savak akımı
9.2
sürüklenme akımı, buna karúılık, eúikaltı akımı ise bir difüzyon akımıdır. VGS
gerilimi VT eúik gerilimine do÷ru yaklaútıkça, MOS tranzistorun ID-VGS
karakteristi÷i karesel ba÷ımlılıktan üstel ba÷ımlılı÷a dönüúür.
Bir MOS tranzistorun eúikaltı davranıúını modellemek üzere çeúitli çalıúmalar
yapılmıútır. Tranzistorun eúikaltı çalıúmada akıtaca÷ı savak akımı
ID
§W·
¨ ¸I DO exp qVG / kT exp qVS / kT exp qVD / kT
©L¹
>
@
(9.1)
ba÷ıntısıyla verilebilir. Bu ba÷ıntıdaki VG, VS ve VD büyüklükleri, geçit, kaynak ve
savak uçlarının referans dü÷ümüne göre gerilimlerini vermektedir. Tranzistorun
kaynak ucunun referans dü÷ümüne ba÷lanması durumunda (9.1) ba÷ıntısı
ID
§W·
¨ ¸I DO exp qVGS / kT 1 exp qVDS / kT
©L¹
>
@
(9.2)
úekline dönüúür. Burada VGS ve VDS büyüklükleri, sırasıyla, geçidin ve sava÷ın
kaynak ucuna göre gerilimleri olmaktadır. Ba÷ıntılardaki IDO büyüklü÷ü prosese
ba÷lı bir parametre olup, özellikle eúik gerilimi ve kaynak-gövde geriliminin bir
fonksiyonudur (W/L).IDO çarpanı, kısaca Ion sembolü ile gösterilebilir.
Yapılan araútırmalar, (9.1) ve (9.2) ba÷ıntılarının, MOS tranzistorun has yarıiletken
bir gövde üzerinde oluúturulması durumunda geçerli oldu÷unu ortaya koymuútur.
Gerçekte, MOS tranzistorlar has yarıiletken bir gövde üzerinde oluúturulmazlar;
NMOS tranzistorlar p tipi bir gövde, PMOS tranzistorlar ise n tipi bir gövde
üzerinde gerçekleútirilirler. Bu nedenle, yukarıdaki ba÷ıntılarda bir de÷iúiklik
yapılması ve eúikaltı e÷im çarpanı olarak isimlendirilen bir model parametresinin
(N) ba÷ıntılara katılması gerekli olur. Bu düzeltme için, (9.1) ve (9.2) ba÷ıntılarında
geçit gerilimine iliúkin terimde kT/q yerine kT/(Nq) alınmalıdır. Böylece, eúikaltı
ba÷ıntısı
ID
§W ·
¨ ¸ I DO exp qNVG / kT exp qVS / kT exp qV D / kT © L¹
>
@
(9.3)
úeklini alır. (9.3) eúitli÷inde görülen N parametresi (eúikaltı iletim e÷im parametresi)
prosesten prosese önemli ölçüde de÷iúim gösterebilir. Ancak, aynı üretim hattından
çıkmıú tranzistorlar için bu parametrenin sabit de÷erli olaca÷ı söylenebilir. Bazı
kaynaklarda, genellikle, VG, VS ve VD gerilimlerinin de÷erleri kT/q ısıl geriliminin
katları cinsinden ifade edilerek, baúka bir deyiúle
9.3
vG
VG
kT / q
,
VS
kT / q
vS
,
vD
VD
kT / q
úeklinde normalize gerilimler cinsinden verilmektedir. Literatürde bu normalize
gerilimler cinsinden ifade edilmiú olan akım-gerilim ba÷ıntıları gerçek gerilimler
cinsinden aúa÷ıdaki gibi olmaktadır:
ID
§ V ·º
§ V ·ª § V ·
§W ·
¨ ¸ I DO exp¨¨ N G ¸¸ «exp¨¨ S ¸¸ exp¨¨ D ¸¸»
©L¹
© kT / q ¹¼
© kT / q ¹ ¬ © kT / q ¹
ª
§ V ·º
I SAT «1 exp¨¨ DS ¸¸»
© kT / q ¹¼
¬
biçiminde yazılabilir. Bu ba÷ıntıdaki ISAT büyüklü÷ü
(9.4)
(9.5)
ID
§ NV VS ·
§W ·
(9.6)
¸¸
¨ ¸ I DO exp¨¨ G
©L¹
© kT / q ¹
ba÷ıntısıyla tanımlanır ve tranzistorun doyma akımına karúı düúer. Ba÷ıntıdaki
(W/L).IDO çarpanı yerine kısaca Ion yazılabilir. Eúikaltında ve doyma bölgesinde
çalıúan tranzistorun akımını veren üstel ba÷ıntı
I SAT
ID
ª
§ q ·º
I on exp «VGS Von ¨
¸»
© nkT ¹¼
¬
(9.7)
biçimindeki bir eúitlikle de verilebilir. Bu ba÷ıntıda n bir katsayı, Von zayıf evirtimle
kuvvetli evirtim arasındaki sınır de÷er, Ion büyüklü÷ü VGS = Von için kuvvetli
evirtim ba÷ıntısının verece÷i akım de÷eridir.
Bir MOS tranzistorda ISAT doyma akımının VGS gerilimiyle ne úekilde
de÷iúece÷i ùekil-9.1’de gösterilmiútir.
ISAT(A)
-5
10
-8
10
-11
10
0.4
0.6
0.8
1
VGS(V)
ùekil-9.1. Bir MOS tranzistorda ISAT doyma akımının VGS gerilimiyle de÷iúimi.
9.4
9.2. Eúikaltı bölgesinde çalıútırılan akım referansı devreleri
+VCC
T2
ID1
R
ID3
T3
T1
ùekil-9.2.Eúikaltında çalıúan MOS tranzistorlarla akım referansı devresi.
Eúikaltı bölgesinde çalıútırılan NMOS ve PMOS tranzistorların üstel akımgerilim de÷iúiminden yararlanılarak, bipolar tekni÷inden bilinen temel akım
referansı devreleri, CMOS tekni÷i ile de gerçekleútirilebilir. Buna iliúkin bir devre
örne÷i ùekil-9.2’de görülmektedir. Bu devrede T2 tranzistoru sürekli iletimdedir.
Yapıdan akan akım T1, T3 tranzistorları ve R direnci ile dengelenmektedir. T1 ve T3
tranzistorlarının kaynak uçları referans dü÷ümüne ba÷lı olduklarından, T3
tranzistorunun savak akımı
I D3
( W / L )3
I .exp( R . I D1 . N / VT )
( W / L )1 D1
(9.8)
olmaktadır. Bu akımın alabilece÷i en büyük de÷eri hesaplamak üzere, (9.8)
eúitli÷inin her iki tarafının ID1 büyüklü÷üne göre türevi alınıp sıfıra eúitlenirse, söz
konusu maksimum de÷er için
I D3
( W / L )3 VT
( W / L )1 N. e. R
(9.9)
ba÷ıntısı elde edilir.
Eúikaltı bölgesinde çalıútırılan di÷er bir akım referansı devresi ùekil-9.3’de
verilmiútir. Bu devrede T2 ve T4 tranzistorları bir akım aynası oluútururlar. Bu akım
aynasının kollarındaki akımların oranı S2/S4 olsun (Si = Pn,p .COX.(W/L)i ). Yapıda
yer alan T1 ve T3 tranzistorları da ikinci bir akım aynasını oluúturmaktadır. Bunun
kollarındaki akımların oranı da S1/S3 ile gösterilsin. Devredeki akım aynaları,
úekilde gösterildi÷i gibi kapalı bir çevrim oluúturacak biçimde ba÷lanırlarsa,
9.5
çevrim kazancı akım aynalarının kazançlarının çarpımına eúit olur. Bu çevrim
kazancı küçük akım de÷erleri için 1’den büyük seçilir; böylece kollardaki akımlar
bir denge sa÷lanana kadar artarlar. Söz konusu denge, R direnci üzerinde bir VR
gerilim düúümü oluúması ve kazanç de÷erinin 1’e eúitlenmesi ile sa÷lanır.
+VDD
T2
T4
T6
IR
T3
T1
R
VR
ùekil-9.3. Eúikaltı iletimde çalıúan MOS tranzistorlarla kurulan di÷er bir akım referansı
devresi.
Yapıdaki T1 ve T3 NMOS tranzistorlarının eúikaltı bölgesinde çalıúmaları
durumunda, R direncinin uçlarında düúen VR gerilimi
VR
kT S 3 S 2
ln
q
S1S 4
(9.10)
úeklinde yazılabilir. Böylece, VR/R ile orantılı bir referans akımı, T4 ve T6
tranzistorlarının oluúturdu÷u akım aynasından gösterilen yönde akıtılabilir.
9.3. Fark kuvvetlendiricisi
Eúikaltında çalıúan MOS tranzistorlarla fark kuvvetlendiricisi
gerçekleútirmek mümkündür. ùekil-9.4’deki fark kuvvetlendiricisi ele alınsın. Bu
devrede kutuplama akımını sa÷layan TB tranzistoru, akım kayna÷ı iúlevini yerine
getirmektedir. Ortak kaynak dü÷ümündeki V geriliminin yeteri kadar büyük
de÷erleri için, bu tranzistorun IB savak akımı VB kutuplama geriliminin belirledi÷i
sabit bir de÷erde doyar. IB kutuplama akımının T1 ve T2 tranzistorlarıyla
oluúturulan kollara ne úekilde da÷ılaca÷ı, V1 ve V2 gerilimleri arasındaki farka ve
tranzistorların çalıúma rejimine (kuvvetli evirtim yahut eúikaltında çalıúma) ba÷lı
9.6
olur. Kuvvetli evirtimde çalıúan tranzistorlarla kurulan bir fark kuvvetlendiricisinin
davranıúı daha önce Bölüm-2’de ele alınmıútı. Eúikaltında (zayıf evirtimde) çalıúan
NMOS tranzistorlarda, (9.6) ba÷ıntısından görülece÷i gibi, tranzistorun doyma
bölgesindeki ISAT savak akımı geçit ve kaynak gerilimlerine
I SAT
§ NV VS
I on exp¨¨ G
© kT / q
·
¸¸
¹
(9.11)
biçiminde üstel olarak ba÷lıdır. Bu ba÷ıntının T1 ve T2 tranzistorlarına uygulanması
durumunda
I1
§ NV VS
I on exp¨¨ 1
© kT / q
·
¸¸
¹
I2
§ NV VS
I on exp¨¨ 2
© kT / q
·
¸¸
¹
(9.12)
yazılabilir. ID1 ve ID2 savak akımlarının toplamı IB kutuplama akımına eúit olmak
zorunda oldu÷undan
IB
I1 I 2
§ NV2 · ·
§ NV1 ·
§ V · §
¸¸ ¸¸
¸¸ exp¨¨
¸¸.¨¨ exp¨¨
I on exp¨¨
© kT / q ¹ ¹
© kT / q ¹
© kT / q ¹ ©
(9.13)
olur. (9.13) eúitli÷i V gerilimi için çözülür ve bu çözüm (9.12) ba÷ıntılarında yerine
konursa
I1
§ NV1 ·
¸
exp¨¨
kT / q ¸¹
©
IB.
§ NV1 ·
§ NV2 ·
¸¸ exp¨¨
¸¸
exp¨¨
© kT / q ¹
© kT / q ¹
(9.14)
I1
§ NV2 ·
¸
exp¨¨
kT / q ¸¹
©
IB.
§ NV1 ·
§ NV2 ·
¸¸ exp¨¨
¸¸
exp¨¨
© kT / q ¹
© kT / q ¹
(9.15)
elde edilir.
V1-V2 t kT/qN ise, T2 tranzistoru kesime girer ve tüm IB akımı T1
üzerinden akar. V1-V2 < -kT/qN durumunda ise T1 tranzistoru kesime sürülür ve
akım tümüyle T2 üzerinden akar
Yukarıda anlatılanlar do÷rultusunda düúünülecek olursa, fark
kuvvetlendiricisinin çıkıú fark akımının
9.7
I1 I 2
§ NV1 ·
§ NV2 ·
¸¸ exp¨¨
¸
exp¨¨
kT / q ¹
kT / q ¸¹
©
©
IB.
§ NV2 ·
§ NV1 ·
¸¸
¸¸ exp¨¨
exp¨¨
© kT / q ¹
© kT / q ¹
(9.16)
ba÷ıntısı ile verilece÷i kolayca fark edilebilir. (9.16) ba÷ıntısının pay ve paydasının
exp[-(V1+V2)/2] ile çarpılması durumunda, her bir üstel terim gerilim farkları
cinsinden ifade edilebilir. Bu durumda çıkıú fark akımı
I1 I 2
§ N (V1 V2 ) ·
¸¸
I B . tanh¨¨
© 2kT / q ¹
(9.17)
biçiminde yazaılabilir. Bu ba÷ıntıdan kolayca fark edilebilece÷i gibi, çıkıú fark
akımı, bipolar tranzistorlu fark kuvvetlendiricilerinde oldu÷u gibi, tanh
fonksiyonunu izlemektedir. Bu fonksiyon, orijinden birim e÷imle geçer; büyük
de÷erli pozitif argümanlar için +1, büyük de÷erli negatif argümanlar için de -1
de÷erlerine gider.
Akımların giriú fark gerilimiyle de÷iúimi ùekil-9.5’de
gösterilmiútir.
I2
I1
T1
T2
V2
V1
IB
VB
TB
ùekil-9.4. Eúikaltında çalıúan MOS tranzistorlarla fark kuvvetlendiricisi gerçekleútirilmesi
9.8
I1 ,I2
IB
I2
I1
IB /2
0
V1 -V2
ùekil-9.5. Fark kuvvetlendiricisinin çıkıú akımlarının giriú fark gerilimine ba÷lı de÷iúimi.
Eúikaltında çalıúan CMOS OTA yapıları
+VDD
T3
T4
I4
I3
I1
+V1
T1
+V2
I2
IO
T2
IB
VB
TB
ùekil-9.6. Eúikaltında çalıútırılabilecek en basit geçiú iletkenli÷i kuvvetlendiricisi yapısı
Eúikaltında çalıútırılabilecek en basit geçiú iletkenli÷i kuvvetlendiricisi
yapısı ùekil-9.6’da verilmiútir. Bu kuvvetlendirici, daha önce kuvvetli evirtimde
çalıúan tranzistorlarla gerçekleútirilme úartı altında Bölüm-4’de ele alınan en basit
yapıyla aynıdır. Devre bir fark kuvvetlendiricisi ve bir akım aynasından
oluúmaktadır. PMOS tranzistorlarla kurulan bu akım aynası yardımıyla I1 ve I2
akımlarının farkı alınarak çıkıú ucuna yansıtılmaktadır. T3 tranzistorundan akan I1
akımına eú bir akım T4 tranzistorundan da akar. Böylece, devrenin çıkıú akımı I1-I2
9.9
olur. Bu akımın genel ifadesi daha önce (9.17) ba÷ıntısıyla verilen de÷iúimi izler.
Kuvvetlendiricinin çıkıú akımı V1-V2 fark geriliminin bir fonksiyonu olarak
çizilebilir. Elde edilecek de÷iúim tanh fonksiyonu biçiminde olur. kT/qN de÷eri,
e÷rinin orijindeki e÷imi yardımıyla bulunabilir. Kuvvetlendiricinin Gm geçiú
iletkenli÷i, tanh fonksiyonunun orijin civarındaki e÷imidir. Devreye iliúkin
ba÷ıntılardaki de÷iúkenler cinsinden bu e÷im yazılırsa
IB
(9.18)
Gm
2. kT
q .N
Gm
K. I B
kT
q
(9.19)
elde edilir. Bu ba÷ıntıda K bir çarpan, T sıcaklık, IB OTA’nın kutuplama akımı, k
Boltzmann sabiti q elektron yüküdür. Dikkat edilecek olursa, kuvvetlendiricinin
geçiú iletkenli÷i, IB kutuplama akımı ile orantılıdır. Bu açıdan bakıldı÷ında, devre
bipolar tranzistorlarla kurulan geçiú iletkenli÷i kuvvetlendiricileriyle aynı davranıúı
göstermektedir. Bu davranıú, Bölüm-4’de ele alınan yapının davranıúından, e÷imin
(IB)0.5 ile orantılı olması özelli÷inden, farklı olmaktadır.
Eúikaltında çalıúan basit CMOS geçiú iletkenli÷i kuvvetlendiricisinin çıkıú
akımının giriú fark gerilimi ile de÷iúimi ùekil-9.7’de verilmiútir.
IO
IB
0
V1-V2
-IB
ùekil-9.7. Eúikaltında çalıúan basit CMOS geçiú iletkenli÷i kuvvetlendiricisinin çıkıú
akımının giriú fark gerilimi ile de÷iúimi
9.10
Eúikaltında çalıútırılmaya elveriúli di÷er bir CMOS geçiú iletkenli÷i
kuvvetlendiricisi yapısı ùekil-9.8’de görülmektedir. ùekilden fark edilebilece÷i gibi,
bu yapı, daha önce Bölüm-4’de ele alınan simetrik CMOS geçiú iletkenli÷i
kuvvetlendiricisi ile aynıdır. Bu devrenin geçiú iletkenli÷i (e÷imi)
Gm
K. I B
kT
q
(9.20)
ba÷ıntısıyla verilebilir. Elde edilen ifade önceki devreye iliúkin ba÷ıntıyla aynı
karakterdedir. (9.19) ba÷ıntısından farklı olarak, burada K büyüklü÷ü devredeki
akım aynalarının akım yansıtma katsayısını da içermektedir. Daha önce Bölüm-4’de
de de÷inildi÷i gibi, simetrik geçiú iletkenli÷i kuvvetlendiricisi (OTA) yapısı, gerek
bipolar gerekse CMOS analog devre tekni÷inde en yaygın olarak kullanılan devre
topolojilerinden birini oluúturur.
+VDD
T6
T5
T2
T3
T4
T1
V2
V0
V1
T7
T8
TB
VB
-VSS
ùekil-9.8. Eúikaltında çalıúan basit CMOS geçiú iletkenli÷i kuvvetlendiricisi
Eúikaltında çalıúan MOS tranzistorlarla kurulan analog çarpma devreleri
Analog çarpma devresi gerçekleútirmek üzere yararlanılan en temel yapı
bloku, bipolar tekni÷inden de bilinen Gilbert dörtlüsüdür. Eúikaltında çalıúan
MOS tranzistorlarla kurulan bir Gilbert çarpma devresi ùekil-9.9’da
9.11
gösterilmiútir. ùekildeki tranzistorların eúikaltında çalıútıkları düúünülecek
olursa, tranzistor akımları
exp
I1
IB.
exp(
NV1
kT / q
exp
I1
IB.
exp(
NV1
kT / q
NV1
kT / q
exp
(9.21)
NV2
kT / q
NV2
kT / q
exp
(9.22)
NV2
kT / q
I1
IB
2
§
§ N (V1 V2 ) · ·
¸¸ ¸¸
.¨¨1 tanh¨¨
2
/
kT
q
¹¹
©
©
(9.23)
I2
IB
2
§
§ N (V1 V2 ) · ·
¸¸ ¸¸
.¨¨1 tanh¨¨
© 2kT / q ¹ ¹
©
(9.24)
I 13
§ N (V3 V4 ) · ·
I1 §
¸¸ ¸¸
.¨¨1 tanh¨¨
2 ©
2
/
kT
q
©
¹¹
(9.25)
+VDD
T8
T7
I-
I14
I+
I13
I23
V3
V4
V1
+VO
I24
T3
T4 T6
T1
V2
VB
T5
T2
TB
ùekil-9.9. Eúikaltında çalıúan MOS tranzistorlarla kurulan bir Gilbert çarpma devresi
9.12
I 14
§ N (V3 V4 ) · ·
I1 §
¸¸ ¸¸
.¨¨1 tanh¨¨
2 ©
© 2kT / q ¹ ¹
(9.26)
I 23
§ N (V3 V4 ) · ·
I2 §
¸¸ ¸¸
.¨¨1 tanh¨¨
2
kT
/
q
2 ©
©
¹¹
(9.27)
I 24
§ N (V3 V4 ) · ·
I2 §
¸¸ ¸¸
.¨¨1 tanh¨¨
2 ©
© 2kT / q ¹ ¹
(9.28)
úeklinde ifade edilebilir. Ba÷ıntılardan kolayca görülebilece÷i gibi, tranzistor
akımları giriú gerilimlerine bipolar tranzistorlu devrelerdekine benzer biçimde
tanh fonksiyonu ile ba÷lıdır. Devredeki I13 ve I24 akımlarının toplamı I+ akımını,
I14 ile I23 akımlarının toplamı da I- akımını oluúturur. Böylece, I+ ve I- akımları
için
I
§ N (V3 V4 ) ·
I1 I 2 I1 I 2
¸¸
. tanh ¨¨
2
2
© 2kT / q ¹
(9.29)
I
§ N (V3 V4 ) ·
I1 I 2 I1 I 2
¸¸
. tanh ¨¨
2
2
© 2kT / q ¹
(9.30)
ba÷ıntıları yazılabilir. Üst tarafta yer alan PMOS akım aynası yardımıyla I+
akımı aynalanarak geçiú iletkenli÷i kuvvetlendiricisindekine benzer biçimde
çıkıúa yansıtılmakta, böylece çıkıú akımı
IO
I1 I 2 . tanh§¨¨ N (V3 V4 ) ·¸¸
(9.31)
IO
§ N (V1 V2 ) ·
§ N (V3 V4 ) ·
¸¸. tanh¨¨
¸¸
I B . tanh¨¨
© 2kT / q ¹
© 2kT / q ¹
(9.32)
© 2kT / q ¹
olmaktadır. Eúikaltında çalıúan CMOS tranzistorlarla kurulan analog çarpma
devresinin tipik karakteristikleri ùekil-9.10’da görülmektedir. Bu karakteristik
çıkartılırken V1-V2 giriú gerilimi parametre olarak alınmıútır. Benzer bir
karakteristi÷in V3-V4 giriú geriliminin parametre olarak alınmasıyla da elde
edilebilece÷i açıktır.
9.13
ùekil-9.9’da verilen devre, (9.32) ba÷ıntısı uyarınca ancak dar bir bölge
içerisinde lineer çarpma iúlemini yerine getirebilir. Bu özellik, bipolar
tekni÷inden de iyi bilinen bir özelliktir.
IO
(V1-V2)
3
(V1-V2)
2
(V1-V2)
1
V 3 -V 4
-(V1-V2)
1
-(V1-V2)
2
-(V1-V2)
3
ùekil-9.10. Eúikaltında çalıúan CMOS tranzistorlarla kurulan analog çarpma devresinin
tipik karakteristikleri
Düúük güç tüketimli iúlemsel kuvvetlendiriciler
Eúiklatında çalıúan MOS tranzistorlarla kurulan iúlemsel kuvvetlendirici yapıları
son yıllarda gittikçe önem kazanmaya baúlamıútır. Bunun baúlıca nedeni, bu tür
yapıların bazı biyomedikal uygulamalarda kullanılan, pille çalıúan ve insan
vücudu üzerine yerleútirilebilen, düúük güç tüketimli düzenler gibi elektronik
sistemlerin gerçekleútirilmesine son derece elveriúli olmalarıdır. Bu tip
kuvvetlendiricilerin sa÷ladıkları yarar sadece düúük çalıúma akımı çekmeleri
de÷il, aynı zamanda düúük besleme gerilimlerinde de çalıúmalarıdır. Eúikaltı
bölgesinde çalıúmaya iliúkin büyük iúaret ba÷ıntılarının kuvvetli evirtim
ba÷ıntılarından farklı olmaları nedeniyle, bunların türevlerinden hareketle elde
edilen küçük iúaret modeli ba÷ıntıları da farklılık gösterir. Buna göre doyma
bölgesi için
9.14
I on exp NqVGS / kT ID
(9.33)
ba÷ıntısından hareketle bir MOS tranzistorun e÷imi
gm
wI D
wVGS
I on
§ NqVGS ·
Nq
¸
.exp¨
© kT ¹
kT
Nq . I D
kT
gm
(9.34)
olur. Ba÷ıntıdan fark edilebilece÷i gibi, eúikaltı çalıúmada tranzistorun e÷imi ile
akım arasında lineer bir iliúki bulunmaktadır. Bu açıdan bakıldı÷ında, eúikaltında
çalıúan MOS tranzistorun e÷iminin bipolar tranzistorun e÷imine benzer biçimde
ifade edildi÷i söylenebilir. (9.33) ba÷ıntısı birincil olaylari içeren, yani MOS
tranzistorun temel davranıúını modelleyen bir ba÷ıntıdır. Bu nedenle, savak
akımının savak-kaynak gerilimine ba÷ımlılı÷ı temsil edilmemektedir. Kuvvetli
evirtim modelinde oldu÷u gibi, bu ba÷ıntıya da kanal boyu modülasyonu terimi
katılabilir. Böylece savak akımı ba÷ıntısı
I on .( 1 O.V DS ).exp NqVGS / kT ID
(9.35)
olur. Buradan hareketle zayıf evirtimdeki (eúikaltı çalıúmadaki) çıkıú direnci
hesaplanırsa
ro
1
O. I D
(9.36)
olur. E÷im ba÷ıntısında oldu÷u gibi, elemanın çıkıú direnci de tranzistorun
(W/L) oranından ba÷ımsız kalır.
Ancak, eúikaltı çalıúma bölgesi için
belirlenecek O kanal boyu modülasyonu parametresinin kuvvetli evirtim için
bulunacak olan parametre de÷erine göre önemli derecede farklılık
gösterebilece÷ini belirtmekte yarar vardır.
kuvvetlendiricinin kazanç-band geniúli÷i çarpımı da
GBW
N. I D1
kT
C
q
(9.38)
9.15
+VDD
T3
T4
IK
T6
C
T1
T2
VO
T5
T8
T7
-VSS
ùekil-9.11. øki kazanç katlı basit iúlemsel kuvvetlendirici yapısı.
olur. (9.37) ve (9.38) ba÷ıntıları incelenecek olursa, iúlemsel kuvvetlendiricinin
kazancının çalıúma akımlarından ba÷ımsız oldu÷u, buna karúılık kazanç-band
geniúli÷i çarpımının ilk katın tranzistorlarının ID1 çalıúma akımına ba÷ımlı
oldu÷u kolayca gözlenebilir. Kuvvetlendiricinin yükselme e÷imi hesaplanırsa
YE
I D5
C
2
I D1
C
§ kT ·
2GBW¨
¸
© N1 . q ¹
(9.39)
elde edilir.
Eúikaltında çalıútırılan di÷er bir iúlemsel kuvvetlendirici yapısı ùekil9.12’de gösterilmiútir. Bu devrede ilk katın gerilim kazancı
KVO
g m2
g m4
(9.40)
olur. (9.40) ba÷ıntısı eleman parametreleri cinsinden yazılırsa
kT
q
|1
kT
I D 4 . N4
q
I D 2 . N2
KVO
(9.41)
9.16
+VDD
T8
T3
T4
T1
T2
T9
T6
T7
T5
VB
-VSS
ùekil-9.12. Eúikaltı iletimde çalıúan puúpul çıkıúlı iúlemsel kuvvetlendirici.
elde edilir. Görüldü÷ü gibi, ilk kat yardımıyla herhangi bir gerilim kazancı
sa÷lanması olana÷ı bulunmamaktadır. økinci katın ise oldukça yüksek bir
kazanç sa÷layaca÷ı söylenebilir. Eúikaltı bölgesinde çalıúan puúpul çıkıúlı bir
iúlemsel kuvvetlendirici yapısı olan bu devrede, yapının toplam kazancı T3-T8,
T4-T6 ve T9-T7 tranzistor çiftlerinin birer akım aynası oldukları gözönüne
alınarak hesaplanabilir. Bu yapılırsa
KVO
KVO
§ S6 ·
g m1¨ ¸
© S4 ¹
g ds6 g ds7
(9.42)
§ S6 ·
¨ ¸. N1
© S4 ¹
§ kT ·
¨ ¸ . O 6 O 7 © q ¹
(9.43)
elde edilir. Bu tür yapılarla oda sıcaklı÷ında ve tipik tranzistor boyutları için
60dB mertebesinde gerilim kazancı elde etmek mümkündür. Devrenin kazançband geniúli÷i çarpımı
GBW
§ S6 ·
g m1 .¨ ¸
© S4 ¹
C
g m1 . B
C
(9.44)
9.17
olur. ba÷ıntıda yer alan B katsayısı T6 ve T4 tranzistorlarının boyut oranlarının
oranıdır.
Bu yapı ilkesini kullanarak daha yüksek açık çevrim kazancı de÷erlerine
ulaúmak mümkündür. Bunun için iki farklı yol izlenebilir.
Bunlardan birincisi, T3 ve T4 tranzistorlarından akan akımların bir
kısmını baúka tranzistorlardan akıtarak bu tranzistorların e÷imlerini düúürmek ve
bununla ilk katın kazancını arttırmaktır. Bu yönteme karúı düúen devre yapısı
ùekil-9.13’de verilmiútir. Ancak, söz konusu yöntemle kazanç de÷erinde elde
edilebilecek artma miktarı sınırlıdır.
Kazancı yükseltmenin ikinci yolu ise, ùekil-9.14’da gösterilen biçimde
devrenin çıkıú katını kaskod devre biçiminde kurmaktır. Devrenin kazancı
hesaplanacak olursa
K VO
Nn
§ kT ·
¨¨ ¸¸
© q ¹
2
§ O p 2 On 2 ·
¸
.¨
¸
¨ Np
N
n
¹
©
(9.45)
elde edilir. Bu tür bir kuvvetlendirici ile 100dB’e varan kazanç de÷erleri elde
edilebilir.
Buraya kadar ele alınan iúlemsel kuvvetlendirici yapıları, düúük
kutuplama akımları nedeniyle, yüksek de÷erli çıkıú akımı veremeyen
devrelerdir. Düúük güç tüketimi gerektiren, ancak yüksek de÷erli çıkıú akımına
da gereksinme gösteren uygulamalar için dinamik kutuplamalı iúlemsel
kuvvetlendirici yapıları geliútirilmiútir. Bu tür yapıların temel ilkesi, giriúe fark
gerilimi uygulandı÷ında giriú katının kutuplama akımının arttırılması fikrine
dayanmaktadır. Dinamik kutuplamalı bir iúlemsel kuvvetlendirici devresi ùekil9.15’de gösterilmiútir.
ùekil-9.15’deki devrede T11-T14 tranzistorlarının T3 ve T4
tranzistorlarına eúit oldukları ve T15, T16, T17, T20, T21 ve T22 tranzistorlarının
birbirine eú oldukları varsayılsın. T17, T18, T19 ve T20 tranzistorlarının boyutları
arasında da
9.18
T11
T12
T10
T3
T4
+VDD
T8
T6
T1
T2
T9
T7
T13
VB
T5
-VSS
ùekil-9.13. Kazancı iyileútirilmiú iúlemsel kuvvetlendirici yapısı.
+VDD
T8
T3
T1
T4
T2
T6
VB1
VB2
T10
T11
CC
T7
T9
+VB
T5
-VSS
ùekil-9.14. Çıkıú katının kaskod devre biçiminde kurulması.
§W ·
¨ ¸
© L ¹18
§W ·
A.¨ ¸
© L ¹17
(9.46)
§W ·
¨ ¸
© L ¹19
§W ·
A.¨ ¸
© L ¹ 20
(9.47)
9.19
iliúkisinin bulundu÷u kabul edilsin. Devrenin giriúine herhangi bir fark iúareti
uygulanmıyorsa, I1 ve I2 akımları eúit olur. Bu nedenle, T16 tranzistorundan akan
akım T13 tarafından sa÷lanan akıma eúittir. Bunun bir sonucu olarak T17 ve T18
tranzistorlarından, benzer úekilde T19 tranzistorundan akım akmaz. I1 ve I2
akımlarının dengesini bozacak bir fark giriú gerilimi uygulandı÷ında, fark
kuvvetlendiricisinin kutuplama akımı A i1 i2 kadar artar; böylece çıkıútan
alınabilecek akım
IO
§N V ·
I 10 exp¨ n IN ¸
© kT / q ¹
B.
§N V ·
( A 1 ) ( A 1 ).exp¨ n IN ¸
© kT / q ¹
(9.48)
olur. Bu ba÷ıntıda B büyüklü÷ü T5 ve T4 tranzistorlarının boyut oranlarının
oranını göstermektedir.
+VDD
T12
T4
T3
T14
T13
T5
I10
T8
T11
T2
T1
-
+
+VO
T6
T7
T21
T15
T16
T17
T18
T9
T10
T19
T20
T22
ùekil-9.15. Dinamik olarak kutuplanmıú iúlemsel kuvvetlendirici.
-VSS
9.20
KAYNAKLAR
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
P. Antognetti, D. Caviglia, E. Profumo, CAD model for threshold and
subthreshold conduction in MOSFETs, IEEE J. Solid State Circuits, Vol. Sc-17,
pp 454-458, 1982.
B.J. Sheu, D.L. Scharfeter, P.-K. Koand M.-Ch. Jeng, BSIM: Berkeley shortchannel IGFET model for MOS transistors, IEEE Journal of Solid-State Circuits,
Vol. SC-22, 4, pp 558-564, 1987.
M.D.Godfrey, Device modeling for subthreshold circuits, IEEE Transactions on
Circuits and Systems, Vol.39, 8, pp 532-539, 1992.
C. Mead, Analog VLSI and Neural Systems, Addison-Wesley Comp., 1989.
H. Öztürk, Eúikaltında çalıúan CMOS OTA-C süzgeç tasarımı ve tıp elektroni÷i
alanına uygulanması, Yüksek Lisans Tezi, øTÜ Fen Bilimleri Enstitüsü, 1994.
P.E. Allen and D.R. Holberg, CMOS analog circuit design, Holt, Rinehart and
Winston Inc., New York, 1987.
H. Kuntman, Analog tümdevre tasarımı, Sistem yayınları, østanbul, 1992.
H. Kuntman, Analog MOS tümdevre tasarımı (Endüstri Semineri Notu), øTÜ øleri
Elektronik Teknolojileri Araútırma Geliútirme Vakfı (ETA), Uygulamaya özgü
tümdevre teknolojileri yaz okulu notları, østanbul,1993.
H. Kuntman, øleri analog tümdevre tasarımı: Analog devreler (Endüstri Semineri
Notu), øTÜ øleri Elektronik Teknolojileri Araútırma Geliútirme Vakfı (ETA),
østanbul,1994.
H.Öztürk, H.Kuntman, M.Korürek, E.Yazgan, EEG iúareti (D, E, T ve G bandı)
süzgeçlerinin eúikaltında çalıúan CMOS OTA-C süzgeçleri ile tasarımı, Biyomut
94, Biyomedikal Mühendisli÷i Ulusal Toplantısı Bildiriler Kitabı,16-19, Bo÷aziçi
Üniversitesi 17-18 Ekim 1994.